(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-320112

(43)公開日 平成14年10月31日(2002,10,31)

(P2002-320112A)

(51) Int.Cl. ⁷		能別記号	FI		デーマコート*(参考)	
H04N	5/202		H04N	5/202		5 C O 2 1
G 0 9 G	1/00		G 0 9 G	1/00	С	5 C 0 5 8
					R	
HOAN	5/66		HOAN	E /00		

審査請求 未請求 請求項の数14 OL (全 9 頁)


(21)出職番号	特置 2001-123517(P2001-123517)	(71)出票人	
			ソニー株式会社
(22)出贏日	平成13年4月20日(2001.4.20)		東京都品川区北品川6丁目7番35号
		(72) 発明者	千字 信息
			東京都品川区北品川6丁目7番35号 ソニ
			一株式会社内
		(74)代理人	100094053
			弁理士 佐藤 隆久
		Fターム(参)	考) 50021 PAD4 PA93 PA99 XA34
			50058 AAO1 BA13 BR25

(54) 【発明の名称】 補正回路及びそれを用いた画像表示装置

(57)【要約】

【艱糖】回路規模を大幅に増加させることなく、また、 原信号への悪影響を抑制でき、さらに補正量及び補正す るレベルをそれぞれ簡単に設定可能な補正回路及び当該 補正回路を用いた画像表示装置を提供を実現する。

【解決手段】 ベース・エミッタ間電圧に対して指数関
欧コレクタ電流を出力するパイポーラトランジスタを 補正用回路素子として用いて、当該トランジスタのベースに基準電圧ド級を印加し、エミッタに映像信号 S Inを 入力するとき、そのコレクタ電流を取り出し、補工信号 S IA に応じて表示デバイスのパイアス電圧または映像信号 S IT に応じて表示デバイスのパイアス電圧を制御することによって、表示デバイスのパ電変換特性の非線形性を補工できる。



【特許請求の範囲】

【請求項1】入力信号に対して所定の非線形関数に従っ て電流を出力する回路素子と、

上記回路素子の出力電流に応じて補正信号を生成し、当 該補正信号に応じて受像管のパイアス電圧を制御する制 御回路とを有する補正回路。

【請求項2】上記回路素子は、上記入力信号に応じてベ ース・エミッタ間電圧が制御され、当該ベース・エミッ 夕間電圧に応じたコレクタ電流を出力するトランジスで ある請求項1記載の補正回路。

【請求項3】上記トランジスタのベースに基準電圧が印 加され、エミッタに上記入力信号に応じた電圧信号が印 加される請求項2記載の補正回路。

【請求項4】上記制御回路は、上記トランジスタのコレ クタ電流を検出する電流検出手段と、

上記電流検出手段の検出結果に応じて、上記パイアス電 圧を制御するパイアス制御回路とを有する請求項2記載 の補正回路。

【請求項5】 上記雷流輸出手段は、 上記トランジスタの コレクタ電流に応じた電流を出力するカレントミラー回 20 電圧を制御する制御回路とを有する画像表示装置。 路と、

上記カレントミラー回路の出力電流を電圧に変換する抵 抗素子とを有する請求項4記載の補正回路。

【請求項6】入力信号に対して所定の非線形関数に従っ て電流を出力する回路素子と、

上記入力信号を増幅し、増幅信号を画像表示装置に出力 する増幅回路と、 上記回路素子の出力電流に応じて補正信号を生成し、当

該補正信号に応じて上記増幅回路の出力信号のパイアス 電圧を制御する制御回路とを有する補正回路。

【請求項7】上記回路素子は、上記入力信号に応じてべ ース・エミッタ間雷圧が制御され、当該ベース・エミッ 夕間電圧に応じたコレクタ電流を出力するトランジスで ある請求項6記載の補正回路。

【請求項8】上記トランジスタのベースに基準電圧が印 加され、エミッタに上記入力信号に応じた電圧信号が印 加される請求項7記載の補正回路。

【請求項9】上記制御回路は、上記トランジスタのコレ

クタ電流を検出する電流検出手段と、

上記電流検出手段の検出結果に応じて、上記パイアス電 40 圧を制御するバイアス制御回路とを有する請求項7記載 の補正回路。

【請求項10】上記電流検出手段は、上記トランジスタ のコレクタ電流に応じた電流を出力するカレントミラー 回路と、

上記カレントミラー回路の出力電流を電圧に変換する抵 抗素子とを有する請求項9記載の補正回路。

【請求項11】入力信号のレベルに応じて表示画像の明 るさを制御する受像管を用いた画像表示装置であって、 上記入力信号に対して所定の非線形関数に従って電流を 50 光電変換特性を示している。図示のように、デバイスに

出力する回路素子と、

2 上記入力信号を反転増幅し、増幅信号を上記受像管のカ ソードに出力する増幅回路と、

上記回路素子の出力電流に応じて補正信号を生成し、当 該補正信号に応じて上記受像管のグリッドと上記カソー ド間のバイアス電圧を制御する制御回路とを有する画像 表示装置。

【請求項12】上記回路素子は、上記入力信号に応じて ベース・エミッタ間電圧が制御され、当該ベース・エミ 10 ッタ間電圧に応じたコレクタ電流を出力するトランジス である請求項11記載の画像表示装置。

【請求項13】入力信号のレベルに応じて表示画像の明 るさを制御する受像管を用いた画像表示装置であって、 上記入力信号に対して所定の非線形関数に従って電流を 出力する回路素子と、

上記入力信号を反転増幅し、増幅信号を上記受像管のカ ソードに出力する増幅回路と、

上記回路素子の出力電流に応じて補正信号を生成し、当 該補正信号に広じて上記増幅回路の出力信号のバイアス

【糖求項14】上記同路素子は、上記入力信号に応じて ベース・エミッタ間電圧が制御され、当該ベース・エミ ッタ閲電圧に応じたコレクタ電流を出力するトランジス である贈求項13記載の画像表示装置。

【発明の詳細な説明】

[00001] 【発明の属する技術分野】本発明は、画像表示装置、例 えば、CRT装置の電光変換特性を補正する補正回路及 び当該補正回路を備えた画像表示装置に関するものであ

30 る。 [00002]

> 【従来の技術】画像表示装置(以下、デパイスまたは表 示デバイスともいう)を用いて映像信号を表示する場 合、デパイスの種類によって異なる電光変換特性を示 す。また、同じ種類のデバイスであってもデバイス毎に 異なる変換特性を示すことがある。

【0003】このため、映像を表示する場合、同じ映像 信号の表示画面の明るさがデバイスによって異なって見 えることがある。映像の画質などの諸特性を評価する場 合にデバイス毎に明るさが異なってしまうと、正確な評 価に支障を来してしまう場合もある。また複数のデバイ スを使用する場合。補正回路を設けるなどして個々のデ パイスの電光変換特性を合致させようとするが、特に信 号レベルの低い暗い部分 (カットオフ側) の特性を合わ せるのは難しく、これを実現するには大規模な補正回路 を用いる必要がある。

【0004】図9は、デバイスの光電変換特性の非線形 性及びこの非線形特性を補正するため映像信号増幅回路 の利得を示すグラフである。図9(a)は、デパイスの おいて、入力される映像信号のレベルに対して、表示さ れる画像の明るさが非線形特性を示す。

【0005】デバイスの光電変換特性の非線形性を補正 するため、映像信号を増幅する増幅同路の利得特性を図 9 (b) に示すように制御される。図示のように、増幅 回路の利得が入力信号レベルの低いとき大きく、入力信 号レベルの高いとき低く制御される。このような利得特 性を持つ増幅回路を用いて映像信号を増幅したあと表示 デバイスに供給することによって、デバイスの電光変換 特性の非線形性が補正され、入力映像信号のレベルに対 10 精度を高く制御することができる。 して、明るさが線形的に変化する表示画像が得られる。 【0006】図10は、上述した補正を実現するための 補正回路を含む表示回路の構成を示すプロック図であ る。図示のように、この表示回路は、増幅回路(アン プ) 10と補正回路20によって構成されている。補正 回路20は、入力される映像信号Sinの信号レベルに応 じて、利得制御信号Scrを生成して増幅回路10に出力 する。増幅回路10の利得を補正回路20から出力され る利得制御信号 S GCに応じて制御することによって、例 えば、図9 (b) に示す利得特性が得られる。

【0007】図11は、補正回路の他の例を示す回路図 である。図示のように、この補正回路は、掛け算器3 0、減算器40、増幅回路50及び加算器60によって 構成されている。掛け算器30は、入力信号Sinに対し て、その二乗 (X2) の電圧レベルを持つ乗算信号 SM を出力する。減算器 4 0 は、入力信号 Sin と乗算信号 S w との差SRを求め、増幅回路50に出力する。増幅回 路50は、入力される信号SRの反転信号SAを出力す

【0008】増幅回路50の出力信号5人を補正信号と 30 して、加算器60によって入力される映像信号Sinに加 算される。このため、補正された映像信号 Sout には、 図示のように、図9 (b) に示す非線形特性に近い特性 を持つ。この補正後の映像信号 Sout をデバイスに表示 させることで、図9 (a) に示すデパイスの光電変換特 性の非線形性がほぼ打ち消される。

【0009】なお、図11に示す補正回路では、アナロ グ回路によってデバイスの光電特性の非線形性に対して 補正を行うが、図12には、ディジタルの信号処理によ って補正を行う補正回路の一例を示している。

【0010】図12に示すように、この補正回路は、A /Dコンパータ70、ディジタル信号処理回路80、変 換テーブルメモリ90及びD/Aコンパータ100によ って構成されている。

【0011】A/Dコンパータ70は、入力される映像 信号Sinをディジタル信号Spに変換する。これによっ て、入力信号 Sinの信号レベルに応じた映像データが得 られる。A/D変換された映像データSp がディジタル 信号処理回路80に供給される。ディジタル信号処理回 ルメモリ90からその値に対応する補正後のデータSF を見つける。 D/Aコンバータ100は、ディジタル信 号処理回路80によって補正されたデータ8 p をアナロ グ信号Sout に変換して出力する。

【0012】図12に示すような補正回路において、補 正後信号の特性は変換テープルメモリ90に格納されて いる変換データによって決まる。この変換テーブルの変 換データは、予め表示デバイスの光電変換特性に従って 作成されるので、デバイスの光電変換特性に対して補正

[0013]

【発明が解決しようとする課題】ところで、上述した従 来の補正回路では、それぞれ回路規模の増加が避けられ ない。例えば、図11に示す補正回路の例では、アナロ **グ掛け算器、反転増幅回路、さらにアナログの加算器と** 滅算器を必要とし、回路規模が大きくなる。また、補正 信号を元の映像信号に加えるので、補正後の信号のSN Rが悪化してしまうことが考えられる。

【0014】一方、図12に示すディジタル方式の補正 20 回路では、ディジタル信号処理回路及びメモリの他、A /DコンパータとD/Aコンパータがそれぞれ必要であ る。補正の精度を高めるには、変換テーブルのデータ量 を増やす必要があり、大容量のメモリが要求される。ま た、映像信号の広帯域に対応できる高速のメモリ及び高 速のA/DコンパータとD/Aコンパータが必要であ る。さらに、A/Dコンパータ及びD/Aコンパータの 変換特性に非線形性が存在する場合、これらの変換特性 を含めて変換テーブルのデータを作成する必要があり、 補正データの作成に要する工数が多くなり、コストの増 加が避けられないという不利益がある。

【0015】本発明は、かかる事情に鑑みてなされたも のであり、その目的は、回路規模を大幅に増加させるこ となく、また、原信号への悪影響を抑制でき、さらに補 正量及び補正するレベルをそれぞれ簡単に設定可能な補 正回路及び当該補正回路を用いた画像表示装置を提供す ることにある。

[0016]

【課題を解決するための手段】上記目的を達成するた め、本発明の第1の観点の補正回路は、入力信号に対し 40 て所定の非線形開数に従って電流を出力する回路素子 と、上記回路素子の出力電流に応じて補正信号を生成 し、当該補正信号に応じて受像管のパイアス電圧を制御 する制御回路とを有する。

【0017】また、本発明では、好適には、上記回路素 子は、上記入力信号に応じてベース・エミッタ間電圧が 制御され、当該ベース・エミッタ間電圧に応じたコレク タ電流を出力するトランジスである。

【0018】また、本発明では、好適には、上記トラン ジスタのベースに基準電圧が印加され、エミッタに上記 路80において、映像データの値に応じて、変換テープ 50 入力信号に応じた電圧信号が印加される。

できる。

【0019】また、本発明では、好適には、上配制御回路は、上配トランジスタのコレクタ電流を検出する電流 検出手段と、上記電流検出手段の検出結果に応じて、上 配パイアス電圧を制御するパイアス制御回路とを有す

【0020】また、本発明では、好適には、上記電流検 出手段は、上記トランジスタのコレクタ電流に応じた電 流を出力するカレントミラー回路と、上記カレントミラ 一回路の出力電流を電圧に変換する抵抗素子とを有す

【0021】また、本発明の第2の構成の補正回路は、 入力信号に対して所定の非線形関数に従って電流を出力 する回該素子と、上記入力信号を増幅し、増幅信金 像表示装置に出力する増幅回路と、上記回路素子の出力 電流に応じて補正信号を生成し、当該権正信号に応じて 上記増幅回路の出力信号のバイアス電圧を制御する制御 回路とを有する。

【0022】また、本発明の第1の製点の画像表示接置 は、入力信号のレベルに応じて表示画像の明るさを制御 する受像管を用いた画像表示接置であって、上記入力信 号に対して所定の非線形関数に従って電流を出力する回 路来子と、上記入力信号を反応増幅し、地、転回回案子 の出力電流に応じて補正信号を生成し、当該補正信号に 応じて上記受像管のグリッドと上記カソード間のバイア ス電圧を削削する制御回路とをすする。

【0023】また、本発明では、好適には、上配回路素 子は、上記入力信号に応じてベース・エミッタ開電圧が 制御され、当該ベース・エミッタ開電圧に応じたコレク タ電流を出力するトランジスである。

【0024】さらに、本邦明の第20製点の画像表示整 題は、入力信号の小ベルに応じて表示確像明えさを制 御する受像管を用いた画像表示装置であって、上記入力 信号に対して所定の非線所速度に従って電流を出力する 即路素子と、上記入力信号を反射・種似・増幅回春と、上記回路素 予の出力電流に応じて補正信号を生成し、当該補正信号 に応じて上記増幅回路の出力信号のバイアス電圧を制御 する制即回路とを有する。 「0025]

【発明の実施の形態】第1実施形態

図1は本発明に係る画像表示装置の第1の実施形態を示 す構成図である。図示のように、本実施形態の画像表示 装置は、補正回路110、パイアス制御回路120、増 相回路130及び表示デバイス(受像管)140によっ で構成されている。

 ${f [0026]}$ 補正回路 ${f [106]}$ 礼 入力される映像信号 ${f S}_{\rm In}$ に応じて、受像管 ${f [106]}$ 心の非線形特性を補正するための補正信号 ${f S}_{\rm A}$ を生成する。パイアス制御回路 ${f [106]}$ しな、補正回路 ${f [106]}$ ひから得られた補正信号 ${f S}_{\rm A}$ に応じて、

受像管140のバイアス電圧、例えば、図1に示すよう に、受像管140のグリッド144とカソード142と の電圧斧を制御する。

【0027】増幅回路130は、映像信号 S.Inを必要な レベルまでは増配、増幅1カ信号 Sunt を受像管14 0のカソード142に入力する。受像管140は、映像 信号 Sunt に応じて画像を表示する。受像管140は、映像 に、映像信号 Sunt に応じべルルに応じて表示画像の明 るさが制御される。さらに、バイアス制御回路120に は、元子保管のグリッド144とカンド・142との電 圧差(以下、グリッド・カソード間電圧、または受像管 のバイアス電圧と表記する)を制御することによっ て、受像電の光電変換料での非線形柱を補にすることが

【0028】上巡した構成を有する本実施形態の画像表示装置において、補正回路110によって入力映像信号S1mの信号レベルに応じた補正信号SAを生成した不力映像信号の大和脚回路120に出力される。また、入力映像信号S1mが増幅回路130によって増幅され、増幅信号S

20 outが受傷者140のカソードに供給される。これに応 じて、受像間140において、映像信号のレベルに応じ て蛍光面に入射される電子の量が制御されるので、蛍光 面に信号レベルに応じた明るさの画業が表示される。

【0029】補正回路11のにおいて、入力信号5 I_{II}の レベルに広じた補証信号が生成される。例えば、映像信 号S I_{II}のレベルが所定の基準電圧以下になると、その信 号レベルに対して、受機をの非線形形性を打ち消すよう た、例えば、指数特性の相正信号が生成される。パイア ス制御回路120において補正信号3点に従って、受機 140のパイアス電圧を制助することで、受機10分に電変 換料性の非線形性を打ち消し、映像信号のレベルに応じ た明るさの顕素を表示することができる。

【0030】即ち、本実施形態の画像表示装置において、入力信号に補正信号を加入る通常の補正方法と異なり、入力信号しべいに応じて生或した補正信号を用いて、表示デバイスのバイブス電圧を削割することにより、その光電変換特性の非線形性を相正するので、映像信号自身を変化させることなく、補正処理によって映像40信号のSNRの分化を回避さきる。

【0031】以下、図2を参照しつつ、本実施形態の補 正回路110の構成について説明する。図2は、本実施 形態の通機表式接種を構成さる補正回路つ す回路図である。図示のように、本実施形態の補正回路 110は、トランジスタQ1, Q2, Q3、可変接成業 チVR1、抵抗素子R2、R3、基準電圧源V1及び 電液接出回路112にによって構成されている。また、 図示のように、電流検出回路12によって補正信97。 10年記され、バイアス制御回路120に出力される。 50 (0032)本実施形態や補正回路120に出力される。 スタQ 1 は指数特性の補正電流を生成する補正用回路素 子であり、トランジスタQ 2 とQ 3 はトランジスタQ 1 のコレクタ電放金流域和回路 1 1 0 に出力するための カレントミラー回路を構成する。以下、図 2を参照しつ つ、本実施形態の補正回路の構成及び動作について説明 する。

【〇033】トランジスタQ1は、例えば、npnトランジスタであり、トランジスタQ2とQ3は、例えば、 pnトランジスタである。トランジスタQ1のペース に基準電圧源V1によって生成される基準電圧Vgが印 加される。また、トランジスタQ1のコレクタがンジスクQ2のコレクタ側に接続されている。映像信号S nbは可愛抵抗薬子VR1を介してトランジスタQ1のエ ラッタに入力される。

[0034]トランジスタQ2とQ3のエミッタがそれぞれ抵抗素子R2とR3を介して電源電圧VCに接続され、また、トランジスタQ2とQ3のベース同士が接続され、その接続点がトランジスタQ2のコレクタとともにトランジスタQ1のコレクタに接続されている。トランジスタQ3のコレクタが電流検出回路112に接続さ20れている。

【0035】上述のように、トランジスタQ2とQ3に よってカレントミラー回路が構成されている。このカレントミラー回路が成立されている。このカレントミラー回路によってトランジスタQ1のコレクタ電流 流がトランジスタQ3のコレクタ電流102がトランジス タQ1のコレクタ電流1点によって決まる。

【0036】電流終出回路112は、トランジスタQ3のコレクから出力される電流したを検出し、電流 120大きをボー 電流 120大きをボール 120大きを

「30 & T) 図とに示すように、補正信号 S A がパイア ス制御回路 1 2 0 に出力される。パイアス制御回路 1 2 0 に出力される。パイアス制御回路 1 2 0 において、当該権正信号 S A に応じて図1 に示す安像 40 管1 4 0 のパイアス電圧を制御する。受機管 1 4 0 になって、ジリッド・カツード間電圧、即ち、パイアス電圧 によって弘光面に当ちる電子の量が御御される。例えば、このパイアス電圧が大きくなると、電子銃によって 放出した電子がより多く 望光面に入射するので、望光面に 反表でする 2 世紀 に次イアス電圧が 低くなると、電子銃によって放出した電子のうち、蛍光面に 久身はする数が少なくなるので、蛍光面に 天寿できれる 画画素が暗くなる

【0038】このため、受像管140においてバイアス 50 れる。即ち、トランジスタQ3のコレクタ電流Ic2は、

電圧を制御することによって、表示される画素の明るさ を制御できる。即ち、補正回路 1 1 0 から出力される補 正信号 S A に応じてパイアス電圧を制御することによっ て、受像間 1 4 0 の光電変換特性の非線形性を補正でき る。

[0039] 図3は、受像管の光電変換特性の一例を示すグラフでありる。なお、この光電変換特性は、例えば、CRTの光電変換特性である。図示のように、受像管は入力される信号レベルに応じて表示される画素の明るさが変化する。入力信号レベルが大きくなるにつれて画表の明るさか増していく。しかし、図示のように、画素の明るさと人力信号のレベルが娘となる領域では、明るさが入力信号レベルが低くなる領域では、明るさが入力信号レベルが低くなる領域では、明るさが入力信号レベルが低くなる領域では、明るさが入力信号レベルが低くなる領域では、明るさが入力信号レベルが低くなる領域では、明るさが入力信号レベルが低くなる領域では、明るさが入力信号レベルが低くなる領域では、明るさが入力信号レベルが低くなる領域では、明るさが入力信号レベルが低くなる領域である。

[0044] 図4は、補正用条子として図2に示す補正 回路110に設けられているトランジスタQ1のコレク タ電流1₂とペース・エミッタ間電圧 V_{be}との関係を示 している。図示のように、トランジスタのコレクタ電流 は、ペース・エミッタ間電圧 V_{be}のレベルが低いとき、 指数関係を示す。

[0041] このように、パイポーラトランジスタのコ レクタ電流とベース・エミッタ間電圧との関係は、近似 的に表示デバイスの信号レイルと明るさとの関係に一致 する。このため、パイポーラトランジスタのコレクタ電 流を用いて着圧信号を生成し、当該権正信号を用いて表 示デバイスの明るさを調整するパイアス電圧を制御する ことによって、表示デバイスの光電変換特性の非線形性 を打ち消費さなができる。

[0042] 図5は、図2に示す補正回路110に入力される映像信号5₁₀一例を示す波形図である。また 図6は、パイアス電圧を制御することによって受像管140の明るさを制御する場合の状況を示す概念図である。以下、図5と図6を参照しながら、本実施形態の補正回路及びこの補正回路を用いた画像表示装置の動作について説明する。

(0043) 図のにおいて、比較のため補正回路110 のトランジスタQ1のペースに入力される基準電圧V_R のレベルを点線で示している。トランジスタQ1におい て、入力信号5_mがそのエミッタに入力されているの で、ベース・エミッタ間電圧V_{bel}は基準電圧V_Rと入力 信号5_mの逆によって決まる。このため、入力信号5A のレベルが基準電圧V_Rと対面にとき、トランジスタQ 1が運新し、コレクダ電流1_{c1}が0になる。一方、入力 信号5_mのレベルが基準電圧V_R以下になると、トラン ジスタQ1が運通し、ベース・エミッタ間電圧V_Rに対

して、指数関数で決まるコレクタ電流 I cl が流れる。 【0044】トランジスタQ1のコレクタ電流 I cl がトランジスタQ2とQ3で構成されているカレントラー 回路によってトランジスタQ2のコレクタ側により返さ

トランジスタQ1のコレクタ電流Iclにほぼ等しくなる か、または電流 1 c1に対して所定の比率で決められる。 このため、電流検出回路112によって出力される補正 信号S』はトランジスタQ1のコレクタ電流!こに対し て、指数関係を示す。

【0045】バイアス制御回路120によって、補正信 号SAに応じて受像管140のバイアス電圧が制御され る。図6は、受像管のパイアス電圧とそれに応じて画素 の明るさの変化を示している。

力されるので、信号レベルが低いときカソードとグリッ ド間の電位差が大きく、蛍光面により多くの電子が入射 されるので、画面が明るくなる。逆に、信号レベルが高 くなると、カソードとグリッド間の電位差が低く、蛍光 而に入射される電子の量が少なくなるので、画面が暗く なる。このため、信号レベルに応じた明るさを表示する ために、映像信号が増幅回路によって反転増幅され、受 像管のカソードに入力される。

【0047】図6に示すように、例えば、図5の映像信 号Sinに対して、その反転増幅信号が受像管のカソード に供給される。受像管の電光変換特性の非線形性によっ て、映像信号のレベルの低い信号領域において、表示画 面の明るさが信号レベルに比例しなくなる。本実施形態 において、補正回路110によって生成された補正信号 SAに応じてパイアス電圧を制御することで、受像管の 表示画面の明るさを顕整する。

【0048】上述したように、受像管においてパイアス **電圧が低く制御されると、表示画面が暗くなり、逆にバ** イアス電圧が高く制御されると、表示画面が明るくな る。このため、図6(b)に示すように、補正信号SA に応じて、パイアス制御回路120によってパイアス電 圧を低く制御することで、映像信号の所定の領域、例え ば、映像信号レベルが基準電圧VR より低くなっている 低レベルの期間中に、表示画面を暗く制御できる。逆 に、同図(c)に示すように、補正信号SAに応じて、 パイアス制御回路120によってパイアス電圧を高く制 御することで、映像信号の所定の領域、例えば、映像信 号レベルが基準電圧V_Rより低くなっている低レベルの 期間中に、表示画面を明るく制御できる。

【0049】このように、パイアス電圧の制御は、補正 40 えば、一定の電圧に保持されている。 回路110から得られた補正信号 SA に従って行われる ので、バイアス電圧に付加される補正成分が入力信号S inの信号レベルに対して、指数関数の関係を示す。この ため、パイアス電圧を調整することにより、受像管の光 爾変換特性の非線形性を打ち消すことができる。

【0050】以上説明したように、本実施形態によれ ば、ベース・エミッタ間電圧に対して指数関数のコレク タ電流を出力するバイポーラトランジスタを補正用回路 素子として用いて、当該トランジスタのベースに基準電 圧 Vp を印加し、エミッタに映像信号 Sinを入力すると 50

き、そのコレクタ電流を取り出し、当該コレクタ電流に 応じた補正信号SAを生成する。補正信号SAに応じて 表示デバイスのパイアス電圧を制御することによって、 表示デバイスの光電変換特性の非線形性を補正できる。 さらに、基準電圧Vp のレベルを調整することによっ て、補正する信号レベル、即ち補正動作点を容易に制御 でき、また、補正用トランジスタのエミッタ側に接続さ れている抵抗素子の抵抗値を変えることによって、補正 信号SAのレベル、即ち補正量を容易に制御できる。さ 【0046】受像管において、映像信号がカソードに入 10 らに、本実施形態の補正回路及び画像表示装置におい

て、補正信号を直接入力信号に加えるのではなく、信号 のSNRの悪化を防止できる。

【0051】以上説明した本発明の実施形態において、 補正回路で生成した補正信号に応じて、画像表示装置の グリッド電圧を制御することによって、グリッド・カソ ード間電圧、即ち表示装置のバイアス電圧を制御し、そ の光電変換特性の非線形性を補正することができる。な お、本発明はこのような構成に限定されることなく、例 えば、受像管のカソードに供給する映像信号のパイアス 電圧レベルを制御することによって、同様な補正効果が 得られる。以下、カソードに供給する映像信号の直流バ イアス電圧を制御することで、表示デバイスの光電変換 特性の非線形を補正する本発明の第2の実施形態を説明

[0052] 第2実施形態

図7は本発明に係る画像表示装置の第2の実施形態を示 す回路図である。図示のように、本実施形態の画像表示 装置は、補正回路110、パイアス制御回路120a、 増幅回路130及び受像管140によって構成されてい 30 る。

【0053】 上述した本発明の第1の実施形態の画像表 示装置では、補正信号に応じてバイアス制御回路120 によって受像管140のグリッド電圧を制御することで 受像管のパイアス電圧を制御し、受像管の光電変換特性 の非線形件を補正する。これに対して、本実施形態の画 像表示装置では、補正信号に応じて受像管140のカソ ードに供給する映像信号 Sout のパイアス電圧を制御す ることによって、受像管の光電変換特性の非線形性を補 正する。なお、この場合受像管140のグリッドが、例

【0054】以下、本実施形態の画像表示装置の各部分 について説明する。補正回路110は、上述した本発明 の第1の実施形態における補正回路と同様に、入力され る映像信号 Sinに応じて、受像管 140の非線形特性を 補正するための補正信号SA を生成する。

【0055】バイアス制御回路120aは、増幅回路1 30の入力側に設けられている。バイアス制御回路12 Oaによって、入力される映像信号 Sinの直流パイアス 電圧を補正信号SAに応じて制御し、直流バイアスが変 えられた映像信号を増幅回路130に出力する。

【0056】増幅回路130は、バイアス制御回路12 0 a によってバイアス電圧が変えられた映像信号を反転 増幅し、増幅出力信号 Sout を受像管 140のカソード 142に出力する。即ち、増幅回路130によって、映 像信号の振幅とともに直流パイアス電圧も増幅され、そ の結果が受像管140のカソード142に供給される。 【0057】本実施形態の映像表示装置において、入力 映像信号Sinに応じて補正回路110によって補正信号 S』が生成され、バイアス制御回路120aに供給され る。バイアス制御回路120aにおいて、補正信号SA に従って映像信号 Sinの直流パイアス電圧が制御され、 増幅回路130に出力される。増幅回路130によっ て、映像信号を増幅して受像管140のカソード142 に出力される。このため、受像管のグリッドの電圧が一 定とすれば、カソード142に供給される映像信号S out の直流パイアス電圧が変化すると、グリッド・カソ ード間電圧がそれに従って変化するので、表示画像の明 るさが補正信号SAによって制御される。 【0058】本実施形態における補正回路110は、例

えば、図2に示すような構成を有する。即ち、補正回路 110において、トランジスタQ1のベース・エミッタ 間電圧に応じて、非線形関数、例えば、指数関数に従っ たコレクタ電流 I こが得られる。当該コレクタ電流が電 流検出回路112によって検出され、検出結果に応じて 補正信号SΑ が生成される。このため、例えば、トラン ジスタQ1のベースに印加する基準電圧VRの電圧レベ ルを適宜制御することによって、映像信号 Sinの信号レ ベルが当該基準電圧VR以下になると、信号レベルに応 じて、例えば、指数関数の特性を持つ補正信号 S A が得 られる。バイアス制御回路120aを用いて当該補正信 30 号S〟に従って映像信号Sょの直流バイアス電圧を制御 することによって、受像管140のカソード142に入 力する映像信号 Sout の直流パイアス電圧が補正される ので、受像管140の光電変換特性の非線形性を打ち消 すことができ、入力信号レベルに応じた明るさの画像が

【0059】図8は、本実施形態の画像表示装置の他の 構成例を示す回路図である。図示のように、この例で は、増幅回路130の出力側にパイアス制御回路120 bが接続され、パイアス制御回路120bによって直流 40 バイアス電圧が調整された映像信号 Sout が受像管 1 4 0のカソード142に供給される。

【0060】図7に示す例では、バイアス制御回路12 0 aによって直流バイアス電圧が調整された映像信号が 増幅同路130に入力され、増幅した結果が受像管14 0のカソード142に供給される。これに対して、本回 路例では、増幅回路130によって増幅した結果に対し て、バイアス制御回路120bによって直流バイアス電 圧が制御され、受像管140に供給される。

路110は、図7に示す回路例の補正回路とほぼ同じ構 成を有するものでよい。また、受像管140において、 グリッドが例えば、一定の電圧に保持される。このた め、パイアス制御回路120bによって、受像管140 のカソード142に供給される映像信号の直流パイアス 電圧を補正信号 S A に従って制御することによって、受 像管140の光電変換特性の非線形性を打ち消すことが でき、入力映像信号のレベルに応じた明るさの画像が得 られる。

10 【0062】 このように、本実施形態の画像表示装置で は、受像管のグリッド電圧が一定に保持されている場 合、カソードに入力される映像信号の直流パイアス電圧 を制御することによって、グリッド・カソード間電圧を 制御でき、表示画像の明るさを調整することができる。 カソードに供給される映像信号のパイアス電圧を制御す る方法として、図7に示すように、パイアス制御回路1 20aによってパイアス電圧を調整した結果を増幅回路 130に入力し、増幅結果を受像管のカソードに供給す る方法と、図8に示すように、増幅回路130によって 増幅した結果に対して、パイアス制御回路120bによ ってパイアス電圧を制御し、受像管のカソードに供給す る方法がある。何れの方法でも受像管におけるグリッド ・カソード間電圧を補正信号SAに応じて制御すること で表示画像の明るさを調整し、受像管の光電変換特性の 非線形性を補正できる。

【0063】以上説明したように、本実施形態の映像表 示装置によれば、受像管のグリッド電圧が一定に保持さ れているとき、補正回路によって生成した補正信号SA に従ってバイアス制御回路で受像管のカソードに供給す る映像信号の直流パイアス電圧を制御することによっ て、 受像管の光電変換特性の非線形性を補正することが できる。また、上述した本発明の第1の実施形態と同様 に、本実施形態の画像表示装置において、映像信号に補 正信号を直接加えて補正を行うことをせず、増幅処理に 伴って映像信号のバイアス電圧を制御することで表示画 像の明るさを補正するので、映像信号のSNRの悪化を 防止できる。

[0064]

【発明の効果】以上説明したように、本発明の補正回路 及びそれを用いた画像表示装置によれば、入力電圧に対 する出力電流が非線形特性を持つ回路素子、例えば、バ イポーラトランジスタを用いて補正信号を生成し、当該 補正信号に応じて画像表示装置のバイアス電圧、または 増幅信号のバイアスを制御することにより表示画面の明 るさを調整することによって、画像表示装置の光電変換 特性の非線形性を補正できる。また、本発明によれば、 補正回路の回路構成を簡素化でき、小規模の回路を用い て画像表示装置の非線形件を補正でき、補正回路を設け ることによる回路コストの増加を抑制できる。さらに、 【0061】なお、図8に示す回路例において、補正回 50 本発明によれば、補正信号を用いてパイアス電圧を調整

することで補正を行うので、元の映像信号に変化を与えることなく画像表示装置の非線形性を補正でき、映像信号のSNRの劣化を防ぐことができる利点がある。

【図面の簡単な説明】

【図1】本発明に係る画像表示装置の第1の実施形態を 示す構成図である。

【図2】本実施形態の画像表示装置に用いられる補正回路の一構成例を示す回路図である。

【図3】画像表示装置の光電変換特性の非線形性を示す グラフである。

【図4】トランジスタのコレクタ電流とベース・エミック世級によった関係を示すがラファネス

タ間電圧との関係を示すグラフである。 【図5】 入力信号及び基準電圧を示す波形図である。

【図6】パイアス電圧を制御することによって表示画像 の明るさを制御する様子を示す概念図である。

の明ること前間する様子を示す城心区とある。 【図7】本発明に係る画像表示装置の第2の実施形態を 示す回路図である。

【図8】本発明に係る画像表示装置の第2の実施形態の 他の構成例を示す回路図である。 14 【図9】表示デバイスの光電変換特性の非線形性及びそれを補正するための増幅回路の利得特性を示すグラフで

ある。 【図10】補正回路を含む画像表示装置の一例を示す構

成図である。 【図11】アナログ信号処理を行う補正回路の一構成例 を示す回路図である。

【図12】ディジタル信号処理を行う補正回路の一構成 例を示す回路図である。

10 【符号の説明】

10…増橋回路 (アンプ)、20…補正回路、30…掛け算器、40…減算器、50…増幅回路、60…加算器、70…A/Dコンバータ、80…ディジタル信号処理回路、90…変換テーブルと手以、100…D/Aコンバータ、110…補正回路、112…電流検出回路、120、120a、120b…パイアス制御回路、130…増極回路、140…受像管、Vcc.・電流電圧、GND…接地電位。

